
Himanshu S. Amin
Managing Partner
Cleveland
BS Electrical Engineering · USPTO 登錄
本頁面為機器翻譯,以英文版本為準。 English

半導體與電子
半導體專利失敗的方式相當固定:請求項綁在會移動的製程節點上、結構限定條件被競爭對手的整合方案繞開、說明書從未讓邊角情況得以據以實施。要避開這些,就必須從理解元件實際如何製造出來出發來撰擬。
我們在整個半導體堆疊中進行專利申請程序與訴訟——元件物理與結構、類比與混合訊號電路、記憶體、功率電子、封裝與內連線、製造製程與設備,以及環繞其周邊的量測技術。相同的涵蓋範圍也延伸到消費性電子、顯示器、影像與光電,以及射頻與天線系統。
這樣的涵蓋範圍反映在我們管理的專利組合上:系統單晶片架構、記憶胞結構、微影與沉積製程,以及環繞其周邊的類比電路。
一項針對某一節點校準過的結構限定條件,兩個節點之後就成了一份迴避設計指南。半導體請求項要保住價值,靠的是記載使該結構得以運作的功能性關係——摻雜關係、介面行為、熱傳路徑——而不是申請當時剛好通行的尺寸數值。
要做到這一點,必須讀製程流程,而不是讀發明揭露書的摘要。這正是撰擬工作由具備相應技術訓練的人來做的原因。
一項涵蓋內部製程步驟的請求項,是沒有人能在不進晶圓廠實地查看的情況下證明遭到侵害的請求項。真正能夠主張的,是讀得到成品元件的請求項——在剖面中看得見、在晶粒照片中看得見,或在電性分析中量得出來的東西。一個專利組合兩者都需要,而且必須在真正需要行使權利之前,就知道哪一件屬於哪一種。
佐證
團隊

Managing Partner
Cleveland
BS Electrical Engineering · USPTO 登錄

Managing Partner
Cleveland
MS Organic Chemistry · USPTO 登錄

Managing Partner
Seattle
BS Electrical Engineering · USPTO 登錄

Partner
Fairfax
BS Computer Science · USPTO 登錄

Partner
Las Vegas
BS Electrical Engineering · USPTO 登錄

Partner
San Jose
BS Electrical Engineering · USPTO 登錄

Partner
Ft. Lauderdale
BS Molecular and Micro Biology · USPTO 登錄
Partner
Seattle
BS Physics · USPTO 登錄

Partner
Cleveland
BS Electrical Engineering · USPTO 登錄

Partner
San Jose
BS Systems Engineering · USPTO 登錄

Partner
Atlanta
BS Electrical Engineering · USPTO 登錄

Associate
Atlanta

Associate
Cleveland
BS Biomedical Engineering · USPTO 登錄

Associate
Cleveland
MS Computer Science

Associate
Seattle
BS Electrical Engineering · USPTO 登錄

Associate
Seattle
BS Chemical Engineering

Associate
Cleveland
BS Industrial & Systems Engineering · USPTO 登錄

Associate
Cleveland
BS Computer Engineering · USPTO 登錄

Patent Agent
Ft. Lauderdale
BS Computer Software/Hardware Engineering · USPTO 登錄

Patent Agent
New York
BS Mathematics and Computer Science

Patent Agent
Columbus
BS Electrical Engineering · USPTO 登錄